<nobr id="urdd0"><track id="urdd0"></track></nobr>
<del id="urdd0"><div id="urdd0"></div></del>
<nobr id="urdd0"></nobr>

<input id="urdd0"><bdo id="urdd0"><dl id="urdd0"></dl></bdo></input>

<source id="urdd0"></source>

<p id="urdd0"><nobr id="urdd0"><s id="urdd0"></s></nobr></p>

歡迎來到長沙市深正電子科技有限公司的官方網站! TEL:0731-8820 4548

新聞動態

當前位置:主頁 > 新聞動態 >

PCB設計要點-DDR3布局布線技巧及注意事項

文章發布于:2016-12-08 作者:admin 瀏覽次數:

前面高速先生團隊已經講解過眾多的DDR3理論和仿真知識,下面就開始談談我們LATOUT攻城獅對DDR3設計那些事情了,那么布局自然是首當其沖了。

對于DDR3的布局我們首先需要確認芯片是否支持FLY-BY走線拓撲結構,來確定我們是使用T拓撲結構還是FLY-BY拓撲結構.。

常規我們DDR3的布局滿足以下基本設計要求即可:  

1.考慮BGA可維修性:BGA周邊器件5MM禁布,最小3MM。                                            
2.DFM 可靠性:按照相關的工藝要求,布局時器件與器件間滿足DFM的間距要求;且考慮元件擺放的美觀性。
3.絕對等長是否滿足要求,相對長度是否容易實現:布局時需要確認長度限制,及時序要求,留有足夠的繞等長空間。
4.濾波電容、上拉電阻的位置等:濾波電容靠近各個PIN放置,儲能電容均勻放置在芯片周邊(在電源平面路徑上);上拉電阻按要求放置(布線長度小于500mil)。                               
注意:如有提供DEMO板或是芯片手冊,請按照DEMO板或是芯片手冊的要求來做。
 
1.濾波電容的布局要求 

           
電源設計是PCB設計的核心部分,電源是否穩定,紋波是否達到要求,都關系到CPU系統是否能正常工作。濾波電容的布局是電源的重要部分,遵循以下原則: 

CPU端和DDR3顆粒端,每個引腳對應一個濾波電容,濾波電容盡可能靠近引腳放置。
線短而粗,回路盡量短;CPU和顆粒周邊均勻擺放一些儲能電容,DDR3顆粒每片至少有一個儲能電容。 

 圖1:VDD電容的布局(DDR顆粒單面放)
 
如圖2所示:VDD電容的布局(DDR顆粒正反貼)

DDR 正反貼的情況,電容離BGA 1MM,就近打孔;如可以跟PIN就近連接就連接在一起。

2.VREF電路布局    

在DDR3中,VREF分成兩部分:  
                                                                     
一個是為命令與地址信號服務的VREFCA;另一個是為數據總線服務的VREFDQ。                                        
在布局時,VREFCA、VREFDQ的濾波電容及分壓電阻要分別靠近芯片的電源引腳,如圖3所示。                                                                                                                

                                  
圖3:VREF電路布局 

 


3.匹配電阻的布局


為了提高信號質量,地址、控制信號一般要求在源端或終端增加匹配電阻;數據可以通過調節ODT 來實現,所以一般建議不用加電阻。

布局時要注意電阻的擺放,到電阻端的走線長度對信號質量有影響。

布局原則如下:

對于源端匹配電阻靠近CPU(驅動)放,而對于并聯端接則靠近負載端(FLy-BY靠近最后一個DDR3顆粒的位置放置而T拓撲結構是靠近最大T點放置)

下圖是源端匹配電阻布局示意圖; 

 
圖4:源端匹配電阻
 
圖4:并聯端接 

而對于終端VTT上拉電阻要放置在相應網絡的末端,即靠近最后一個DDR3顆粒的位置放置(T拓撲結構是靠近最大T點放置);注意VTT上拉電阻到DDR3顆粒的走線越短越好;走線長度小于500mil;每個VTT上拉電阻對應放置一個VTT的濾波電容(最多兩個電阻共用一個電容);VTT電源一般直接在元件面同層鋪銅來完成連接,所以放置濾波電容時需要兼顧兩方面,一方面要保證有一定的電源通道,另一方面濾波電容不能離上拉電阻太遠,以免影響濾波效果。 

 
圖5:VTT濾波電容

DDR3的布局基本沒有什么難點,只是要注意諸多細節之處,相信大家都已經學會。

上一篇:案例分享之DDR拓撲結構的選擇 下一篇:電子元器件行業深度報告:透過鏡頭看世界,光學鏡頭演變分析

公司地址:長沙市高新區金榮同心工業園A5棟

電話:0731-88104666     0731-88204548

手機:139-7494-7968 劉先生


長沙深正電子科技 版權所有: © 湘ICP備15013939號-1

在線預約

我們將在一個工作日內回復

>在線客服
QQ咨詢
熱線電話

0731-88104666

劉先生

微信公眾賬號
国产精品无码一区_国产精品国产av_国产无码动漫一区二区三区_亚洲AV本道一区二区三区